Automotive Tested High Voltage and Embedded Non-Volatile Integrated System on Chip Platform Employing 3D Integration

  
Project Number 619246 ATHENIS_3D   
Approval Date Monday 16. December 2013
Start of Project Friday 1. November 2013
End of Project Sunday 30. April 2017
Additional Information

Entry in CORDIS


Abstract

Automotive represents 12% of the EU industrial GDP. 20% of the value of a car is already electronics and 10% of this are IC components. Minimizing costs and space for additional functionality requires further integration.

The EU project ATHENIS has successfully addressed System-on-Chip (SoC) integration of CMOS, high voltage and embedded memory for harshest automotive conditions. Further cost reduction will require even higher levels of integration. Therefore, ATHENIS_3D will provide the industry’s first 3D heterogeneous integration technology platform for harshest automotive conditions with Through Silicon Vias (TSV) and Wafer Level Packaging (WLP).

A demonstrator car will prove the functionality of the 3D integrated electronics for an electrical machine with start/stop function and the industry’s first 3D/TSV/WLP DCDC converter with integrated inductor for the new 48V standard. Cost savings from integration and a 5x reduction of PCB area at improved reliability will be shown. For this purpose, substantial technological barriers such as flipchip mounting of a 90 nm CMOS FPGA on a 180 nm HVCMOS Si interposer with Integrated Passive Devices (IPD), high density MRAM and magnetic sensors all meeting reliability requirements up to 200 C application temperatures have to be overcome for the first time. This will be achieved by combining TSV and HV-CMOS technology from AMS with CMOS and Cu-TSV technology from CEA, MRAM technology from Crocus and WLP technology from BESI. Platform scalability will be proven by flipchip packaging down to 14 nm CMOS samples on the interposer. New modules for TSVs, MRAM, and passives embedded in TSV technology will be developed to enable 200 C applications.

VES will provide system specifications, development and demo car evaluation. The other partners contribute to the TSV, WLP and IPD technology (FhG, CEA) and develop the required novel design, simulation, characterization and reliability methods (UNIPI, TU Wien, FHG, UNIFE, AT, MASER).

 

Kurzfassung

Der Automobilsektor repräsentiert 12% des Industrieanteils des europäischen BIP. 20% des Wertes eines Autos bestehen bereits jetzt aus Elektronik, und 10% davon sind IC Komponenten. Die Minimierung der Kosten und des Platzbedarfs bei immer mehr Funktionen erfordert dabei immer höhere Integrationsdichten.

Das EU Projekt ATHENIS hat sich erfolgreich mit der System-on-Chip (SoC) Integration von CMOS, Hochvolt und „Embedded Memory“ für besonders schwierige Bedingungen, wie Sie beim Auto vorkommen, befasst. Weitere Kostenreduktionen benötigen immer höhere Stufen der Integration. ATHENIS_3D wird daher erstmals eine 3D heterogen integrierte Technologieplattform mit „Through Silicon Vias“ (TSVs) und „Wafer Level Packaging“ (WLP) bereitstellen die auch für Automobilanwendungen geeignet ist.

Ein Hybridauto mit Start/Stopp Funktion dient dabei als Demonstrator für die Funktionalität der 3D-integrierten Elektronik die auch den ersten 3D/TSV/WLP Gleichstromwandler mit einer integrierten Spule für den neuen 48V Standard beinhaltet. Kosteneinsparung durch die Integration und eine 5fache Reduktion der PCB Fläche bei verbesserter Zuverlässigkeit werden im Rahmen des Projektes demonstriert. Zu diesem Zweck müssen zuerst technologische Hürden wie der FlipChip Aufbau eines 90 nm CMOS FPGA auf einem 180 nm HVCMOS „Si-Interposer mit integrierten passiven Baugruppen (IPD), Integration von „High Density“-MRAM und magnetischen Sensoren, und all das für Zuverlässigkeitsanforderungen bis zu 200 Grad Celsius Anwendungstemperatur, überwunden werden. Dies wird durch Kombination von TSV und HV-CMOS Technologien von AMS mit CMOS und Cu-TSV Technologien von CEA, MRAM Technologien von Crocus und WLP Technologien von BESI erreicht. Die Plattformskalierbarkeit wird durch „Flipchip Packaging“ von CMOS mit minimalen Strukturgrößen von bis zu 14 nm auf dem „Si-Interposer“ bewiesen. Ebenso werden neue Module für TSVs, MRAM und passive mit TSV integrierte Bauelemente entwickelt, mit dem Ziel auch Anwendungen bis 200 Grad Celsius zu ermöglichen.

VES wird die Systemspezifikationen zur Verfügung stellen, sowie die Elektronik in das Demonstrationsauto integrieren. Die anderen Partner tragen zu TSV, WLP und zur IPD Technologie (FhG, CEA) bei und entwickeln neuartige Design-, Simulations , Charakterisierungs- und Zuverlässigkeitsmethoden (UNIPI, TU Wien, FHG, UNIFE, AT, MASER).

 

Back