Zur Entwicklung der Mikroelektronik

von Humbert Noll und Siegfried Selberherr

Dr. Humbert Noll (Bild links)
Studium der Physik an der Universität Graz, Promotion 1977
Direktor für Forschung und Entwicklung, Austria Mikro Systeme AG
Schloß Premstätten, A-8141 Unterpremstätten

o.Univ.Prof. DI Dr. Siegfried Selberherr (Bild rechts)
Studium der „Industriellen Elektronik und Regelungstechnik" an der TU Wien, Promotion 1981
Institut für Mikroelektronik, Technische Universität Wien
Gußhausstraße 27-29/E360, A-1040 Wien

Kurzfassung

Die Geburt der Mikroelektronik wurde mit der Erfindung der integrierten Schaltung vor 40 Jahren vollzogen. Heutige mikroelektronische Schaltungen können etliche Millionen Bauelemente auf kleinstem Raum beherbergen, was es gestattet, neue und neuartige elektronische Systeme für bisher ungeahnte Anwendungen kostengünstig zu erzeugen. Eine derartig hohe Packungsdichte kann nur durch äußerst präzise Verfahren in der Herstellungstechnologie erreicht werden. Fertigungstechnologien für integrierte Schaltungen werden aufgrund der minimalen Strukturbreite, die für den Aufbau der Bauelemente erzielt werden kann, klassifiziert. Vor einigen Jahren betrug die charakteristische Strukturgröße, wie etwa die Länge des Kanals von MOS (Metal Oxide Semiconductor) Transistoren, noch einige Mikrometer. Heute ist man in den sogenannten "Deep Submicron" Bereich vorgedrungen; integrierte Schaltungen mit Transistoren mit nur 0.35µm, 0.25µm sowie 0.18µm Strukturgröße werden bereits produziert, beziehungsweise befinden sich in der Einführungsphase. Konzepte für 0.13µm und 0.1µm Technologien werden nicht nur erforscht, sondern sind zum Teil schon in konkreter Entwicklung. Daraus ist zu schließen, daß die Weiterentwicklung der Mikroelektronik auch in den nächsten zehn Jahren nicht gebremst wird, was unsere Phantasie in Hinblick auf die möglichen Anwendungen bei weitem überfordert. Es gilt jedoch wohl, einige große Herausforderungen anzunehmen und Lösungen für die damit verbundenen Probleme zu finden: Neue Szenarien für finanzierbare Forschungs- und Entwicklungseinrichtungen werden erforderlich. Neue Meß- und Testtechniken müssen entwickelt werden. Schaltungen werden mit Signalen im Gigahertz-Frequenzbereich arbeiten. Neue Materialien werden eingesetzt werden. Neue Techniken für die elektrische Verbindung der integrierten Bauelemente werden zu ersinnen sein. Nicht zuletzt werden neue kostengünstige und schnelle Verfahren zur Übertragung von komplexen Strukturen mit charakteristischen Längen kürzer als 0.1µm erforderlich.

Zur Geschichte der Mikroelektronik

Im Dezember 1947 wurde in den Bell Laboratorien von John Bardeen und Walter Brattain in der Forschergruppe von William Shockley der Transistoreffekt entdeckt [1]. Es war eine Entdeckung gelungen, die im Begriffe ist, unser Leben nachhaltig, wie wahrscheinlich keine andere Entdeckung zuvor, zu verändern. Es war abzusehen, daß, nachdem es gelungen war, einen Schalter ohne bewegte Teile zu erzeugen, die Verbindung vieler solcher Schalter in eine integrierte Schaltung, nur ein konsequenter Folgeschritt ist. Den ersten wesentlichen Beitrag dazu setzte Jack Kilby [4] mit seiner Idee, mehrere Bauelemente auf einem Substrat zu befestigen und mit Drähtchen zu verbinden. Den Durchbruch jedoch initiierte Robert Noyce [6] mit seinen Überlegungen, auch die Verbindungen zwischen den Bauelementen mit einem planaren Fertigungsprozeß zu erzeugen (Abb.1). Die Geburt der inte-



Abb. 1: Eine der ersten integrierten Schaltungen aus dem Jahre 1961.



Abb. 2: Siliziumscheiben mit integrierten Schaltungen aus dem Jahre 1998.

grierten Schaltung war somit erfolgreich abgeschlossen.

Zum Stand der Technik 1998

Integrierte Schaltungen mit minimalen Strukturen der Größe 0.25µm sind in großen Stückzahlen verfügbar (vgl. Abb.2). Die Massenfertigung erfolgt auf Siliziumscheiben mit 200mm Durchmesser. Mikroprozessoren beinhalten bis zu 15 Millionen Bauelemente und arbeiten mit Frequenzen bis zu 600 Megahertz [3]. Speicherbausteine mit 256 Megabit Fassungsvermögen werden in großen Mengen produziert; Prototypen von 1 Gigabit Speicherbausteinen erbringen den Nachweis grundsätzlich für ein Massenprodukt geeignet zu sein [5]. Verbindungsstrukturen werden in bis zu 6 Ebenen geführt. Die Versorgungsspannung liegt im Bereich von 1.8-2.5 Volt. Die maximale Verlustleistung pro Schaltung befindet sich in der Größenordnung von 70 Watt.

Die Herstellungstechnologie

Die Produktion von integrierten Schaltungen hat sich weltweit zu einem der bedeutendsten Wirtschaftszweige entwickelt. Der Gesamtmarkt betrug 1997 circa 140 Milliarden US-Dollar und hat eine prognostizierte Steigerungsrate von 20-30% jährlich. Derzeit arbeiten weltweit etwa 3 Millionen Menschen in der Halbleiterindustrie und circa 130 neue Fabriken sind in der Planungs- oder Bauphase.

Die am häufigsten verwendete Technologie ist die auf Silizium basierende CMOS (Complementary Metal Oxide Semiconductor) Technologie, die aus einem n-leitenden und aus einem p-leitenden Transistor besteht. Es ist unwahrscheinlich, daß diese Technologie in vorhersehbarer Zukunft abgelöst wird. Relativ niedrige Herstellungskosten und immer bessere elektrische Eigenschaften machen diese Technologie auch weiterhin zur sogenannten "Mainstream"-Technologie.

Die typische CMOS Struktur ist seit Jahrzehnten bekannt. Die Prozeßfolge enthält mehrere aufeinanderfolgende lithographische Maskenschritte, wobei die physischen Strukturen der Transistorgeometrie, Isolations- und Verbindungsstrukturen mittels Fotolackbelichtung durch verschiedene Masken definiert werden. Nach jedem Maskenschritt wird das Fotolackbild auf die darunter liegenden Dünnschichten transferiert und mittels Plasmaätztechniken strukturiert [9]. Die minimale Strukturgröße, die bei diesen Techniken erreicht werden kann, bestimmt die maximal erreichbare Packungsdichte der Bauelemente und ist weiters für die elektrischen Eigenschaften des Transistors, und somit für die des gesamten Schaltkreises, verantwortlich. Per Konvention ist die Strukturbreite des Gates - in den meisten Fällen die Minimalgeometrie auf dem Chip - bestimmend für die Definition einer Prozeßgeneration. So ist für eine typische 0.35µm Prozeßtechnologie die Gate-Struktur 0.35µm breit. Die in den nächsten Jahren zu erwartende, beziehungsweise prognostizierte Erhöhung der Schaltkreiskomplexität und die laufenden Anstrengungen, die Strukturen der Bauelemente in den "Deep Submicron" Bereich zu skalieren, kann aus der "Technology Roadmap" der US Semiconductor Industry Association (SIA) entnommen werden [8].

Im folgenden werden einige der wichtigsten Prozeßmodule für die Herstellung von Bauelementen vorgestellt.

Lithographie

Die Belichtungs- und Fotolacktechnologie für die Strukturierung von Siliziumscheiben ist eine der wichtigsten und dynamischsten Bereiche im Herstellungsprozeß von integrierten Schaltkreisen. Sie stellt ungefähr 50% des Gesamtaufwandes der Herstellungskosten dar. Zu Beginn der 80ziger Jahre war man der Ansicht, daß die optische Lithographie - aufgrund von Auflösungsproblemen - bei Strukturen um 0.8µm am Ende angelangt sein werde. Diese Situation hat sich jedoch sehr schnell geändert. Es konnte im Laufe der letzten Jahre gezeigt werden, daß fotolithographische Belichtungstechniken bis unter 0.15µm getrieben werden können. Alternative Techniken, wie Elektronenstrahl-, Röntgenstrahl- und Ionenstrahllithographie haben sich aufgrund der hohen Komplexität und der enormen Kosten bis heute nicht durchgesetzt.

Die Belichtungswellenlängen wurden sukzessiv immer weiter in den tiefen UV- Bereich geschoben. Moderne Wafer-Stepper für die Fotolackbelichtung, die zum Großteil noch mit Hochdruck-Quecksilber-Dampflampen betrieben werden, werden nunmehr mit Excimer Lasern ausgestattet, die im tiefen UV-Bereich bei 248nm (ArF) und 193nm (KrF) arbeiten. Neue Entwicklungen gehen in den sogenann-

ten EUV (Extreme UV) Bereich und werden für den Einsatz von Sub-0.1µm Technologien (Nanometer-Technologien) vorbereitet. Auf den Gebieten der Masken und Fotolacktechnik ergeben sich weitere Möglichkeiten, die Auflösung und Fokustiefe der Abbildung zu erhöhen. Darunter seien sogenannte "Optical Enhancement" Techniken, wie SHRINC (Super High Resolution by Illumination Control), CARL (Chemically Enhanced Resist Lines) oder der Einsatz von "Phase Shift"-Masken angeführt [2].

Isolationstechniken

Isolationsstrukturen sind notwendig, um parasitäre Wechselwirkungen, wie zum Beispiel Leckströme, zwischen benachbarten Bauelementen auf dem Chip zu verhindern. Konventionelle LOCOS (Local Oxidation of Silicon) Techniken, bei welchen Oxid-Inseln zwischen Bauelementen aufgewachsen werden, haben sich seit Jahren bewährt. Die Grenze dieser Technik liegt in der eingeschränkten Skalierbarkeit in den Submikrometer-Bereich.

Neuere Techniken, welche die oben genannten Einschränkungen umgehen, beinhalten komplexe Sandwich-Strukturen aus verschiedenen im CVD (Chemical Vapor Deposition)-Verfahren abgeschiedenen Isolationsmateralien, wie zum Beispiel PBL (Poly Buffered LOCOS) und PELOX (Poly Encapsulated LOCOS). Für Prozeßtechnologien ab 0.25µm werden fast ausnahmslos seichte Gräben geätzt (Shallow Trenches), die mit dotiertem Siliziumoxid aufgefüllt werden. Dabei können die Isolationsstrukturen bis auf 0.3µm verkleinert und Leckströme drastisch reduziert werden.

Transistorarchitekturen

Die ständige Skalierung der Transistorstrukturen in den Submikrometerbereich dient nicht nur der Erreichung höherer Packungsdichten, sondern auch der Erzielung höherer Schaltgeschwindigkeiten. Immer größere Transistorströme werden benötigt, um die Geschwindigkeit für das Laden und Entladen von parasitären Kapazitäten zu erhöhen. Dazu werden kürzere Kanalbreiten und hohe elektrische Gate-Oxidfelder benötigt. Eine der wichtigsten Bedingungen bei der Wahl der geeigneten Transistorarchitektur ist die Minimierung der Leckströme im Sperrzustand.

Im allgemeinen zeigen Submikrometertransistorstrukturen ernste Zuverlässigkeitsprobleme durch sogenannte Kurzkanaleffekte, bei denen es unter anderem zu einer physischen Degenerierung der Gate-Oxide durch das Entstehen von hochenergetischen Elektronen (hot electrons) innerhalb von Gebieten hoher elektrischer Feldstärken im aktiven Bereich der Transistoren kommt. Um diese Kurzkanaleffekte zu minimieren, wurden verschiedene Transistorarchitekturen entwickelt, die dem Auftreten von Bereichen hoher elektrischer Feldstärken entgegenwirken. Eine der häufig benützten Module ist dabei die sogenannte "Lightly Doped Drain" Struktur, die ein stufenweises, abgeflachtes Dotierungsprofil aufweist und dadurch zu einer Veringerung der effektiv auftretenden elektrischen Feldstärken beiträgt. Abgeflachte Dotierungsprofile können auch durch andere Techniken, wie seitliches Einschießen der Dotieratome in das aktive Gebiet des Transistors bei der Ionenimplantation, erreicht werden (z.B. LATID - Large Angle Tilt Implanted Drains).

Die Aktivierung der Dotieratome, beziehungsweise deren Verteilung in den aktiven Transistorgebieten, erfolgte bislang mittels zeitaufwendiger und relativ ungenauer Diffusionsprozesse in geheizten Quarzrohren. Die Forderung nach immer präziseren Dotierprofilen hat zum Einsatz von RTP (Rapid Thermal Processing) Techniken geführt, bei denen eine exakte Profileinstellung durch das Aufheizen der Wafer bis zu 1000 Grad Celsius mittels Bestrahlung durch extrem intensive Halogenlampen innerhalb weniger Minuten möglich ist.

Kontakt- und Verbindungstechnologie

Die Kontakt- und Verbindungstechnologie trägt in höchstem Maße zu den elektrischen Eigenschaften und zur Maximierung der erreichbaren Packungsdichte bei. Die Verdrahtung der einzelnen Bauelemente auf einem Chip geschieht fast seit Beginn der IC-Herstellung mittels Aluminium beziehungsweise verschiedener Aluminiumverbindungen. Wegen der erhöhten Anzahl von Bauelementen pro Chip wird die Einführung mehrerer Verbindungsebenen notwendig. Für eine typische 0.35µm Technologie werden bis zu sechs Verdrahtungsebenen benötigt. Dabei stellen parasitäre Kapazitäten eine ernstliche Begrenzung der Geschwindigkeit der Schaltkreise dar. Hohe parasitäre Kapazitäten entstehen vornehmlich durch den heute noch weit verbreiteten Einsatz von Siliziumoxiden - mit einer Dielektrizitätskonstanten $\varepsilon \sim 4$ - als Isolationsschichten zwischen den einzelnen Verbindungsebenen. Weltweit werden höchste Anstrengungen unternommen, um geeignete Materialien mit einem ε mindestens kleiner als 2 einsetzen zu können. Weitere Einschränkung stellen die relativ hohen Stromdichten, die über Submikrometer-Aluminiumbahnen geführt werden müssen, dar. Das



Abb. 3: Schematischer Vergleich des Aufbaus einer konventionellen 2 µm und einer 0.35µm Prozeßtechnologie.

physikalische Phänomen der Elektromigration beeinflußt hier wesentlich die Zuverlässigkeit der Schaltkreise. Daher wird auch auf diesem Gebiet nach neuen Materialien gesucht. Ein revolutionierender Durchbruch gelang bekanntlich in den letzten Monaten mit der Einführung einer reinen Metallisierung mit Kupfer.

Durch die Einführung neuer Materialien, neuer Prozeßmodule und präziser Fertigungssysteme hat sich in den letzten Jahren der Aufbau des Transistors und der Verbindungsstrukturen entscheidend geändert (vgl. Abb.3). Der rasche Fortschritt in den Techniken der kommerziellen Herstellung von hoch integrierten Halbleiterprodukten eröffnet vollkommen neue Möglichkeiten für die Anwendung intelligenter elektronischer Systeme. Neue Generationen von RISC - Prozessoren, Mikrokontroller und Gigabit-Speicher werden weiter an Bedeutung gewinnen. Immer mehr Funktionen werden auf einem einzigen Chip integriert. Die Integration von Speichern, gemischten analog/digital-Funktionen und die volle Integration von Sensorelementen werden in Zukunft die Schlüsselfunktionen für komplette "System on Chip" Lösungen darstellen.

Spekulationen 2008

Integrierte Schaltungen mit minimalen Strukturen der Größe 80nm sind verfügbar. Die Massenfertigung erfolgt auf Siliziumscheiben mit 450mm Durchmesser. Mikroprozessoren beinhalten bis zu 150 Millionen Bauelemente und arbeiten mit Frequenzen bis zu 4 Gigahertz. Speicherbausteine mit 16 Gigabit Fassungsvermögen werden produziert; 64 Gigabit Prototypen von Speicherbausteinen existieren in Labors. Derartige Bausteine sind in der Lage, etwa 250.000 Seiten Text, 100 Stunden Musik, oder 4 Stunden Film (nach der Norm MPEG-2) zu speichern. Integrierte Schaltungen für kompakte multimediale Anwendungen werden auf einer Fläche von $1cm^2$ 1 Gigabit Speicher und 50 Millionen Logikbauelemente beinhalten [7]. Verbindungsstrukturen werden in 9 Ebenen geführt. Die Versorgungsspannung liegt im Bereich von 0.6-1.2 Volt. Die maximale Verlustleistung pro Schaltung befindet sich in der Größenordnung von 160 Watt; dies bedeutet auch, daß Netzgeräte mit 1 Volt Ausgangsspannung einen Strom von über 150 Ampere liefern können. Die Kosten pro Funktionseinheit haben sich um einen Faktor 15 (Gatter) – 30 (Speicher-Bit) reduziert.

Die großen Herausforderungen

Aus den vorangegangen Abschnitten wird klar, daß der antizipierte Fortschritt in der Mikroelektronik mit erheblichen Anstrengungen auf vielen Gebieten verbunden ist.
Einige der dabei auftretenden Fragestellungen sind mit Geld allein nicht behandelbar, sondern benötigen neue, mehrere Disziplinen übergreifende Ansätze, die in der Geschichte keine Vorgänger haben. Mit ähnlichem Empfinden sieht dies die amerikanische Semiconductor Industry Association, die in ihrer National Technology Roadmap for Semiconductors von sogenannten Grand Challenges spricht [8]. Im folgenden wird auf die großen Herausforderungen, die im weltweiten Konsens gesehen werden, eingegangen.

Forschung und Entwicklung

In den ersten Jahrzehnten der integrierten Schaltung wurden die wesentlichen Forschungsergebnisse in den Laboratorien großer, vertikal organisierter Firmen erzielt. Finanziert wurden diese Labors durch den Gewinn beim Verkauf großer Systeme, welche die selbst gefertigten integrierten Schaltungen verwendeten. Durch die Globalisierung des Marktes für elektronische Produkte und integrierte Schaltungen restrukturieren sich die Konzerne in flachere, äußerst produktionsorientierte Unternehmen. Dabei werden in weiten Bereichen die Forschungsaktivitäten, die keine offensichtliche oder unmittelbar erkennbare Produktrelevanz haben, eingespart. Forschung in mikroelektronischen Aufgabenstellungen benötigt eine sehr teure Infrastruktur, die obendrein aufgrund des beachtlichen Fortschrittes einer atemberaubenden Alterung unterliegt.

Meßtechnik und Testen

Mit den kleiner werdenden Strukturabmessungen geht ein steigender Bedarf, die Reinheit der verwendeten Materialien betreffend, einher. Die etablierte Meßtechnik stößt leider schon bei den heutigen integrierten Schaltungen an ihre Grenzen; Alternativen werden schwierig zu erarbeiten sein.

Gigahertz Schaltungstechnik

Heutige integrierte Schaltungen arbeiten mit Frequenzen bis zu einigen 100 Megahertz. Um Geschwindigkeitssteigerungen zu erzielen, ist es wünschenswert, die Arbeitsfrequenz in den Gigahertzbereich zu erhöhen. Dabei wird es allerdings notwendig, die Schaltungstechnik entsprechend anzupassen, da die Vernachlässigung diverser physikalischer Effekte, die im Megahertzbereich keine bemerkenswerten Probleme bereiten, im Gigahertzbereich für die ordnungsgemäße Funktion einer Schaltung einfach nicht möglich ist. Bei einer Frequenz von 10 Gigahertz ist die Wellenlänge von 3cm vergleichbar mit den Abmessungen der integrierten Schaltung.

Neue Materialien

Im Gleichlauf mit der voranschreitenden Miniaturisierung der Bauelementstrukturen werden auch die Gate-Oxidschichten dünner. Eine grundsätzliche Grenze bedingt durch den Tunneleffekt, der einen parasitären Stromfluß verursacht, liegt bei etwa 1.5nm Dicke. Nur durch die Verwendung neuer Materialien mit höherer Dielektrizitätszahl anstelle von Siliziumdioxid, sowie mit höherer Leitfähigkeit anstelle von Polysilizium, kann diese Grenze für den Bauelemententwurf akzeptiert werden.

Verbindungsstrukturen

Moderne integrierte Schaltungen nutzen bis zu sechs Lagen von Verbindungsstrukturen. Durch die Miniaturisierung gewinnen die dabei existierenden parasitären Effekte, wie kapazitive Kopplung zwischen den Verdrahtungsstrukturen, Signalverzögerungen aufgrund endlicher Leitfähigkeit, Aufheizung durch hohe Stromdichten, etc., massiv an Bedeutung.

Lithographie

Wie bereits ausgeführt, erfolgt seit der Erfindung der integrierten Schaltung die Strukturübertragung mit lithographischen Techniken, welche sichtbares Licht nutzen. Mit Lichtquellen im tiefen Ultraviolett mit einer Wellenlänge von 193nm kann man bestenfalls Strukturen mit charakteristischen Größen um 140nm abbilden.
Neue Entwicklungen, wie zum Beispiel "Extreme UV" Belichtung werden heute weltweit forciert. Damit soll in einigen Jahren der Einstieg in die Massenproduktion von nanoelektronischen integrierten Schaltkreisen vollzogen werden.

Ausblick

Die Evolution der Mikroelektronik wird noch länger als die nächsten zehn Jahre andauern. Neue Effekte, die heute eher als unangenehm und parasitär gesehen werden, wie zum Beispiel diverse Quanteneffekte, werden konstruktiv eingesetzt werden. Auf der Basis von sogenannten Ein-Elektron Bauelementen wären dann beispielsweise elektronische Systeme mit 1000 mal mehr Bauelementen, die 1000 mal schneller schalten und nur ein Tausendstel der Leistung benötigen, vorstellbar. ■

Literaturverzeichnis

[1] *Bardeen, J., Brattain W.H.: The Transistor, a Semi-Conductor Triode, Phys.Rev., vol.74, pp.230-231, 1948.*

[2] *Brunner, T.: Pushing the Limits of Lithography for IC Production, Proceedings Intl.Electron Devices Meeting (IEDM), pp.9-13, 1997.*

[3] *Gieseke, B.A., Allmon, R.L., Bailey, D.W., Benschneider, B.J., Britton, S.M., Clouser, J.D., Fair, H.R., Farrel, J.A., Gowan, M.K., Houghton, Ch.L., Keller, J.B., Lee, T.H., Leibholz, D.L., Lowell, S.C., Matson, M.D., Matthew, R.J., Peng, V., Quinn, M.D., Priore, D.A., Smith, M.J., Wilcox, K.E.: A 600MHz Superscalar RISC Microprocessor with Out-Of-Order Execution, Proceedings Intl.Solid-State Circuits Conference (ISSCC), pp.176-177. 1977.*

[4] *Kilby, J.S.: Invention of the Integrated Circuit, IEEE Trans.Electron Devices, vol.ED-23, pp.648-653, 1976.*

[5] *Lee, K-C., Yoon, H., Lee, S-B., Lee, J-H., Moon, B-S., Kim, K-Y., Kim, C-H., Cho, S-I.: A 1Gbit SDRAM with an Independent Sub-Array Controlled Scheme and a Hierarchical Decoding Scheme, Proceedings Symposium on VLSI Circuits, pp.103-104, 1997.*

[6] *Noyce, R.N.:U.S. Patent 2981877, Apr.25, 1961.*

[7] *Sasaki, H.: Multimedia: Future and Impact for Semiconductor Technolgy, Proceedings Intl.Electron Devices Meeting (IEDM), pp.3-9, 1997.*

[8] *Semiconductor Industry Association, The National Technology Roadmap for Semiconductors, 1997.*

[9] *S. Wolf: Silicon Processing for the VLSI Era, Vol 1: Process Technology, Vol 2: Process Integration, Lattice Press, 1990*

Achtung!

Autoren gesucht!

Wir suchen immer wieder Studenten und Absolventen, die über ihre eigenen Erfahrungen mit dem Studium, aber auch über ihren Berufseinstieg berichten können. Schicken Sie uns Ihre Beiträge – wir veröffentlichen sie gerne (siehe auch Autorenhinweise S. 48)!

Ein neues Entwicklungszentrum für Mikroelektronik in Graz

Die Siemens Entwicklungszentrum für Mikroelektronik Ges.m.b.H., Villach (EZM), hat in Graz einen zweiten Standort mit zunächst 50, später dann über 100 Mitarbeitern, gegründet.

Im Zuge der erwarteten, zweistelligen Wachstumsraten des Welt-Halbleiter-Marktes in den nächsten Jahren plant Siemens ebenfalls eine deutliche Umsatzerhöhung mit einem Zielwert von mehr als 100 Mrd. ÖS im Jahr 2000/01. Dieses ehrgeizige Ziel kann nur erreicht werden, wenn neben der Bereitstellung von ausreichenden Fertigungskapazitäten nun auch die Forschungs- und Entwicklungsresourcen für innovative Produkte weltweit ausgebaut werden.

Zusätzlich zur Erweiterung der bestehenden Entwicklungszentren in Villach, Düsseldorf, Singapore, Bangalore und USA wurden und werden neue Entwicklungsstandorte für den Entwurf Integrierter Schaltkreise eingerichtet. So wurde auch in Graz ein neues EZM gegründet, das Schaltkreise für die Bereiche Biometrie, Sicherheits-ICs, Chipkarten und Hochfrequenz ICs entwickeln wird. Die für das Grazer EZM vereinbarten, interessanten Projekte werden vor Ort ganzheitlich bearbeitet werden: von der Produkdefinition bis zur Fertigungsüberleitung werden alle Schritte des Entwicklungsprozesses in Graz durchgeführt werden können. Hier sollen stellvertretend zwei interessante, zukunftsweisende Projekte erwähnt werden: einerseits der Siemens Fingerprint Sensor - auf Basis eines Prototyps (s. Beitrag auf Seite 18) werden von den neuen Mitarbeitern in Graz erste Produktdesigns durchgeführt werden. Ein weiteres Thema stellen HF-Bausteine dar: ein Chipsatz für "remote keyless entry", ein elektronisches Autoschlüssel-System, wird ebenfalls im EZM Graz entwickelt.

Erwähnenswert ist die CAD-Infrastruktur: erstmalig in Europa wurde die bislang schnellste Ethernet-Verbind-ung: das Gigabit-Ethernet als LAN-Backbone auf Basis von 3COM-Switches und Fiber Optic Verbindungen eingesetzt. Die angelieferten Geräte konnten noch vor der offiziellen Verabschiedung der Spezifikation erfolgreich die Kommunikation mit den Hochleistungs-Sun-Servern aufnehmen. Der Bedarf nach hohen Rechner- und Transfer-geschwindigkeiten führte zum Einsatz von FC-AL-Disk-Systemen (Fibre Channel-Arbitrated Loop) auf Basis eines Sun-Photon-Disk-Systems und eines ebensolchen Filers von Network Appliance. Auch an dieser Stelle wurden Systemkomponenten noch vor offizieller Markteinführung ausgeliefert und erfolgreich installiert.

Damit entstehen im EZM Graz die derzeit schnellsten IT-Strukturen zur Entwicklung Integrierter Schaltungen – ein wesentlicher Erfolgsfaktor für das neue Unternehmen.

Nähere Informationen bei:

Siemens Entwicklungszentrum für Mikroelektronik Ges.m.b.H. Graz-Villach
Hilmteichstraße 113, A-8043 GRAZ, Tel.: 0316-32 12 10-0
e-mail: `Wolfgang.Pribyl@ezmvi.siemens.co.at`