Abbildung 1.1: Leitungs- und Valenzbandkanten bei einem AlxGa1-xAs/GaAs-Heteroübergang.
Abbildung 1.2: Bandabstand und Gitterkonstante einiger III-V-Halbleiter.
Abbildung 1.3: Abhängigkeit der kritischen InyGa1-yAs-Schichtdicke Lc vom In-Gehalt y.
Abbildung 2.1: Prinzipieller Aufbau eines konventionellen HFET.
Abbildung 2.2: Verlauf der Leitungsbandkante und Wellenfunktionen eines konventionellen HFET. Gatespannung: VG = 0 V.
Abbildung 2.3: Veränderung der Ladungsträgerdichte unter dem Gate bei Variation der Gatespannung.
Abbildung 2.4: Prinzipieller Aufbau eines DH-HFET.
Abbildung 2.5: Verlauf der Leitungsbandkante und der Wellenfunktionen eines DH-HFET. Gate-Spannung: VG = 0 V.
Abbildung 2.6: Vereinfachtes Banddiagramm von GaAs und Abhängigkeit der Leitungsbandminima vom Al-Gehalt in AlxGa1-xAs relativ zum Valenzbandminimum.
Abbildung 2.7: HFET-Prozessierung I.
Abbildung 2.8: HFET-Prozessierung II.
Abbildung 2.9: HFET-Prozessierung III.
Abbildung 2.10: Fertig prozessierter HFET.
Abbildung 2.11: Layout eines HFET mit 4 Gate-Fingern.
Abbildung 3.1: MONTE CARLO Simulation der Besetzungen und Geschwindigkeiten der einzelnen Täler und Gesamtgeschwindigkeit in Abhängigkeit von der elektrischen Feldstärke für Al0.1Ga0.9As (ND = 11017 cm-3).
Abbildung 3.2.: Normierte Konzentration tiefer und flacher Si-Störstellen für AlxGa1-xAs in Abhängigkeit vom Al-Gehalt x.
Abbildung 3.3: Generations-/Rekombinationsmechanismen bei tiefen Donatoren.
Abbildung 4.1: Die Entwicklungsumbgebung VISTA.
Abbildung 4.2: Finite Box i, Boxvolumen Vi, Gitterpunkt Pi, Nachbarpunkt Pj, Grenzfläche Aij, Distanz dij.
Abbildung 4.3: Zuordnung von Gitterpunkten, die auf einer Segmentgrenze (durchbrochene Linie) liegen. Definition der Punkte i und i', der Grenzfläche Aii' und benachbarte Punkte.
Abbildung 5.1: Möglichkeiten der Bauelementcharakterisierung nach [108].
Abbildung 5.2: Verlauf von Leitungsbandkante und Ladungsträgerkonzentration in einem DH-HFET, berechnet mit SPS (VG = 0 V).
Abbildung 5.3: C-V Charakteristik eines DH-HFET, berechnet mit SPS.
Abbildung 5.4: Messungen der Gatekapazität an DH-HFETs entlang eines Wafers.
Abbildung 5.5: Vergleich ausgewählter Messungen der C-V Charakteristik von DH-HFETs mit SPS-Simulationen.
Abbildung 5.6: Vergleich der Kapazitätsmessung an einem fat FET (FF) mit einer Messung an einem DH-HFET mit sub-mm Gatelänge (T4), bzw. mit einer SPS-Simulation.
Abbildung 5.7: Elektronenkonzentration des Q2DEG und Gatekapazität
eines DH-HFET. Parameter ist die effektive Dicke der dotierten
AlxGa1-xAs-Schicht.
Abbildung 5.8: Elektronenkonzentration des Q2DEG und Gatekapazität eines DH-HFET. Parameter ist die Dotierstoffkonzentration der Supplyschicht.
Abbildung 5.9: Gemessene und simulierte Gatekapazität. Parameter ist die Temperatur.
Abbildung 5.10: Ausgangskennlinienfeld (mit Gatespannung als Parameter) und Transferkennlinie für einen konventionellen HFET mit LG = 300 nm und WG = 180 mm. Vergleich von Messung und HELENA-Simulation.
Abbildung 5.11: Ausgangsleitwert und Steilheit für die Kennlinien in Abb. 5.10. Vergleich von Messung, Kleinsignal-Ersatzschaltbild-Parameterextraktion und HELENA-Simulation.
Abbildung 5.12: Transitfrequenz simuliert mit HELENA im Vergleich zu Werten, die mittels K.E.P. aus S-Parametermessungen bestimmt wurden.
Abbildung 5.13: Transfercharakteristik (VDS = 2 V) mit effektivem Gate-Kanal Abstand als Parameter, sowie Thresholdspannung und maximale Steilheit als Funktion des Gate-Kanal Abstands bzw. der aspect ratio.
Abbildung 5.14: Steilheit und Transifrequenz bei VDS = 2 V. Parameter ist der Gate-Kanal Abstand.
Abbildung 5.15: Transfercharakteristik (VDS = 2 V) mit Gatelänge als Parameter, sowie IDSS und maximale Steilheit als Funktion der Gatelänge, bzw. der aspect ratio.
Abbildung 5.16: Steilheit und Transitfrequenz bei VDS = 2 V mit der Gatelänge als Parameter.
Abbildung 5.17: Normierter Drainstrom IDSS in Abhängigkeit von der Oberflächenladungsdichte, normiert auf IDSS ohne Oberflächenzustände.
Abbildung 6.1: Schematischer Querschnitt des DH-HFET LN-16.
Abbildung 6.2: Schematischer Querschnitt des DH-HFET LN-19.
Abbildung 6.3: Schematischer Querschnitt des power DH-HFET P-01.
Abbildung 6.4: Ausgangskennlinienfeld des LN-16. Parameter ist die Gatespannung: von VGS = -0.75 V bis VGS = +1.00 V, Schrittweite: VGS = 0.25 V.
Abbildung 6.5: Transferkennlinie und Steilheit des LN-16.
Abbildung 6.6: Ausgangskennlinienfeld des LN-19. Parameter ist die Gatespannung: von VGS = -0.6 V bis VGS = +0.6 V, Schrittweite: VGS = 0.2 V.
Abbildung 6.7: Transferkennlinie und Steilheit des LN-19.
Abbildung 6.8: Ausgangskennlinienfeld des P-01. Parameter ist die Gatespannung: von VGS = -1.0 V bis VGS = +1.0 V, Schrittweite: VGS = 0.2 V.
Abbildung 6.9: Transferkennlinie und Steilheit des P-01.
Abbildung 6.10: Grenzfrequenzen ft und fmax für die Bauelemente LN-16, LN-19 und P-01.
Abbildung 6.11: Eingangskennlinien des LN-16 für VGS < 0 V.
Abbildung 6.12: Diodenkennlinie des LN-19 (VDS = 0 V) in linearer und logarithmischer Auftragung.
Abbildung 6.13: Absolutwerte des Quotienten aus Gate- und
Drainstrom über der inversen Drainspannung für den P-01.
Gatespannung:
-1.2 V VGS -0.2 V, Schrittweite: DVGS = 0.2 V.
Abbildung 6.14: Vergleich zwischen Simulation und Messung der Transferkennlinie und der Steilheit für den LN-16.
Abbildung 6.15: Vergleich zwischen Simulation und Messung
des Ausgangskennlinienfeldes für den LN-16. Parameter ist
die Gatespannung: von VGS = -0.75 V bis VGS = +1.00 V, Schrittweite:
VGS = 0.25 V.
Abbildung 6.16: Vergleich zwischen Transitfrequenzen extrahiert aus Messung und aus der Simulation für den LN-16.
Abbildung 6.17: Dichte der ionisierten DX-Zentren in der dotierten Al0.2Ga0.8As Supplyschicht eines LN-16 bei VDS = 2 V und VGS = -0.2 V, simuliert mit MINIMOS NT.
Abbildung 6.18: Dichte der ionisierten DX-Zentren in der dotierten Al0.2Ga0.8As Supplyschicht eines LN-16 bei VDS = 2 V und VGS = +0.6 V, simuliert mit MINIMOS NT.
Abbildung 6.19: Transferkennlinie des LN-16, simuliert mit MINIMOS NT für verschiedene Al-Konzentrationen der dotierten AlxGa1-xAs Supplyschicht.
Abbildung 6.20: Transferkennlinie des LN-16, simuliert mit MINIMOS NT für verschiedene Oberflächenladungsdichten.
Abbildung 6.21: Vergleich des normierten Drainstroms IDSS (VDS = 2 V, VGS = 0 V) des LN-16, simuliert mit MINIMOS NT und mit der MONTE CARLO Methode für verschiedene Oberflächenladungsdichten.
Abbildung 6.22: Vergleich der simulierten Transferkennlinie bei VDS = 2 V und Steilheit mit den gemessenen Werten.
Abbildung 6.23: Simuliertes Ausgangskennlinienfeld für den LN-19. Gatespannung: -1.0 V VGS +0.6 V, Schrittweite: DVGS = 0.2 V.
Abbildung 6.24: Simulierte Stromdichte (LN-19) bei VGS = +0.4 V und VDS = 3 V.
Abbildung 6.25: Simulierte Stromdichte (LN-19) bei VGS = -0.4 V und VDS = 3 V.
Abbildung 6.26: Vergleich der simulierten Transitfrequenz bei VDS = 2 V mit den gemessenen Werten.
Abbildung 6.27: Vergleich der simulierten Transferkennlinie und der Steilheit des P-01 bei VDS = 2 V mit den gemessenen Werten.
Abbildung 6.28: Simuliertes Ausgangskennlinienfeld für den P-01. Gatespannung: -1.0 V VGS +0.4 V, Schrittweite: DVGS = 0.2 V.
Abbildung 6.29: Simulierte Stromdichte (P-01) bei VGS = -0.4 V und VDS = 10 V.
Abbildung 6.30: Simulierte Ladungsträgerdichte des P-01 bei VGS = -0.4 V und VDS = 10 V.
Abbildung 6.31: Simulierte Ladungsträgerdichte des P-01 bei VGS = +0.8 V und VDS = 10 V.
Abbildung 6.32: Simulierte Stromdichte (P-01) bei VGS = +0.8 V und VDS = 10 V.
Abbildung 6.33: Simulierte Dichte ionisierter tiefer Störstellen für den P-01 bei VGS = -0.4 V und VDS = 2 V.
Abbildung 6.34: Simulierte Dichte ionisierter tiefer Störstellen für den P-01 bei VGS = +0.6 V und VDS = 2 V.
Abbildung 6.35: Simulierte und gemessene Transitfrequenzen für den P-01 bei VDS = 2 V.
Abbildung 6.36: Simulierter Drainstrom für den LN-16 mit homogener Supplydotierung, mit d-Dotierung und mit zusätzlicher Rückseitendotierung ( LN-19) bei VDS = 2 V.
Abbildung 6.37: Simulierte Steilheit für den LN-16 mit homogener Supplydotierung, mit d-Dotierung und mit zusätzlicher Rückseitendotierung ( LN-19) bei VDS = 2 V.
Abbildung 6.38: Simulierter Drainstrom für den LN-16, mit Rückseitendotierung und mit zweitem Recessgraben ( P-01) bei VDS = 2 V.
Abbildung 6.39: Simulierte Steilheit für den LN-16, mit Rückseitendotierung und mit zweitem Recessgraben ( P-01) bei VDS = 2 V.
Tabelle 2-1: Wichtige Materialeigenschaften von GaAs, AlxGa1-xAs und InyGa1-yAs.
Tabelle 3-1: Sättigungsgeschwindigkeiten und Nullfeldbeweglichkeiten für das erweiterte Beweglichkeitsmodell.
Tabelle 3-2: Störstellenniveaus, Entartungsfaktoren und Einfangquerschnitte für das Generations-/Rekombinationsmodell für tiefe Störstellen.
Tabelle 3-3: Parameter für das Stoßionisationsmodell.
Tabelle 6-1: Laterale Abmessungen, Recesstiefe und Gate-Kanal Abstand des DH-HFET LN-16.
Tabelle 6-2: Materialparameter und Schichtdicken des DH-HFET LN-16.
Tabelle 6-3: Laterale Abmessungen, Recesstiefe und Gate-Kanal Abstand des LN-19.
Tabelle 6-4: Materialparameter und Schichtdicken für den LN-19.
Tabelle 6-5: Laterale Abmessungen, Recesstiefen und Gate-Kanal Abstand des P-01.
Tabelle 6-6: Materialparameter und Schichtdicken für den P-01.
Tabelle 6-7: Bauelementparameter aus Kennlinienanalyse.