

ZWEIDIMENSIONALE MODELLIERUNG VON MOS-TRANSISTOREN

S.Selberherr und H.W.Pötzl

Institut für Physikalische Elektronik der T.U. WIEN und
Ludwig Boltzmann-Institut für Festkörperphysik, WIEN

ZUSAMMENFASSUNG:

Ein Programm paket zur zweidimensionalen numerischen Simulation planarer MOS-Transistoren wird vorgestellt. Das zugrundeliegende Modell mit den physikalischen Annahmen und die Programmstruktur werden erläutert. Ein typisches Anwendungsbeispiel wird besprochen und die erhaltenen Ergebnisse diskutiert.

1. Einleitung

Bei der Verwendung von integrierten MOS-Schaltkreisen in digitalen wie auch in analogen Systemen war in den letzten Jahren ein Durchbruch zu erkennen. Speziell der Trend zur Steigerung der Packungsdichte integrierter Schaltungen fordert ein erhöhtes Maß an grundlegendem, physikalischem Verständnis der einzelnen Bauelemente, um die sichere Funktion der oft sehr komplexen Funktionseinheiten in einem "chip" garantieren zu können. Rein experimentelle Untersuchungen sind meist zu kostspielig und auch zu zeitraubend, um eine verantwortbare Verwendung zu finden. Durch diesen Umstand gewinnt die computerunterstützte Simulation zunehmend an Bedeutung. Im Falle des miniaturisierten MOS-Transistors sind leider aufgrund zu einschränkender physikalischer Annahmen alle bislang publizierten analytischen, eindimensionalen Modelle nur begrenzt brauchbar. Daher ist es notwendig, ein Modell höherer Ordnung zu verwenden um eine ausreichende Vorhersagbarkeit der elektrischen Eigenschaften zu erreichen.

Die hier beschriebene zweidimensionale, numerische Simulation erweist sich in der Lage, diese Forderung zufriedenstellend zu erfüllen.

2. Das physikalische Modell

In einer vertikalen Schnittfläche durch den MOS-Transistor wird die Verteilung der funktionsbestimmenden physikalischen Größen errechnet. Dazu werden die fundamentalen Halbleitergleichungen (Poisson-Gleichung, Kontinuitätsgleichungen) nach /1/ normiert und zyklisch nach /2/ gelöst. Die wichtigsten verwendeten physikalischen Voraussetzungen sind die totale Ionisierung der Störstellen und die Anwendbarkeit von Boltzmannstatistik und Einsteinrelation.

3. MINIMOS


MINIMOS - so wurde das zweidimensionale Simulationsprogramm benannt - ist zur optimalen Speicherausnutzung in "overlays" strukturiert (Bild 1). Der INPUT Prozessor verarbeitet die vom Benutzer spezifizierten Eingabedaten. Die Syntax der Eingabe-Direktiven ist nach modernen informatischen Gesichtspunkten konzipiert. Im NUMERIK Prozessor werden alle eigentlichen Berechnungen durchgeführt. Eine hierarchische Unterteilung mit schrittweiser Zuschaltung unangenehmer physikalischer Effekte garantiert optimale Rechenzeiten und numerische Stabilität. In der Phase Ø wird ein Punktgitter in Abhängigkeit der anliegenden Spannungen und des Dotierungsprofils automatisch generiert. Das Dotierungsprofil, ein wesentlicher Parameter jedes MOS-Transistors, wird aufgrund der prozeßtechnologischen Angaben errechnet und eine Anfangslösung für die Verteilung der die Funktion des Transistors bestimmenden physikalischen Größen abgeschätzt. In der Phase 1 erfolgt die Diskretisierung in finite Differenzen und die Lösung des verkoppelten partiellen Differentialgleichungssystems. Rekombination, Generation und Beweglichkeitsreduktion werden in dieser Rechenphase vernachlässigt, was im Falle des MOS-Transistors in erster Näherung für ein breites Spektrum von Arbeitspunkten durchaus statthaft ist. Diese Annahmen werden in der Phase 2 aufgehoben, um noch genauere Ergebnisse zu erhalten. Leider steigt dadurch auch die numerische Komplexität eminent, was einen Abschluß dieser Phase bislang nicht möglich machte. Für die Zukunft sind als weitere Phasen

die Analyse des transienten und thermischen Verhaltens geplant. Der OUTPUT Prozessor, als letzter Programmabschnitt, transferiert lediglich die erhaltenen Ergebnisse in geeigneter Weise an die Computerperipherie. Für eine detailliertere Beschreibung der Programmstruktur sowie der verwendeten numerischen Methoden sei auf /3/ verwiesen.


4. Ein typisches Beispiel

Bild 2 zeigt einen typischen Eingabedirektivensatz, wie er vom Benutzer zur Verfügung gestellt werden muß. Die erste Zeile wird lediglich als kommentierende Titelzeile im Computerausdruck verwendet. Die zweite Zeile beschreibt den Typ und die Geometrie des zu simulierenden Transistors. Es handelt sich hier um einen n-Kanal Transistor mit Aluminium gate, einer Oxiddicke von 35 nm, einer Kanalweite von 10 μm und einer geometrischen Kanallänge von 1.35 μm . In der nächsten Zeile wird der Arbeitspunkt spezifiziert: 0.8 V Gate-, 1.5 V Drain- und -1 V Substratspannung. Die vorletzte Zeile in diesem Beispiel beschreibt das Dotierungsprofil. In diesem sehr einfachen Fall wird eine Source-, Drain-Belegungsdiffusion simuliert. Die Oberflächenkonzentration sei 10^{20} cm^{-3} , die Substratdotierung $1.5 \cdot 10^{16} \text{ cm}^{-3}$, die Diffusions temperatur 1000 C und die Diffusionszeit 3000 s. Das mit diesen Parametern errechnete zweidimensionale Profil ist in Bild 3 dargestellt. Die Tiefe des pn-Überganges beträgt etwa 0.22 μm . Durch die laterale Unterdiffusion wird die geometrische Kanallänge auf 0.95 μm reduziert. Bild 4 zeigt nun die errechnete Verteilung des elektrischen Potentials; Bild 5 zeigt das Quasi-ferminiveau der Elektronen. Mit diesen beiden Größen ist das Verhalten des Transistors in guter Näherung bestimmt. Weitere für viele Benutzer anschaulichere Größen, können damit zusammenge setzt werden. So zeigt beispielsweise Bild 6 die Elektronendichte verteilung. Der durch die Trägerverarmung in der Raumladungszone der Drain-Substrat Diode entstandene Maßstab erschwert das Ablesen der interessanten Oberflächendichte. Daher wurde im Bild 7 die Oberflächenkonzentration der Elektronen und der Dotierung detailiert dargestellt. Man erkennt die Durchlaßpolung der Source-Kanal Diode und die Sperrpolung der Drain-Kanal Diode. Auch das Verhalten der Elektronen in der Pinchoffzone ist gut erkennbar. Selbstverständlich können noch andere Details diverser phys. Größen analysiert werden, was aus Platzmangel unterbleiben muß.

```
Q76 - TEST
DEVICE CHANNEL=N GATE=AL TOX=350.E-8 W=10.E-4 L=1.35E-4
BIAS UG=0.8 UD=1.5 UB=-1
PROFILE NS=1.E20 NB=1.5E16 TEMP=1000 TIME=3000
END
```




Build 3



Second order effects: mobility reduction
generation (avalanche)
recombination


MINIMOS program structure

Build 1



Quasifermilevel of Electrons [V]


Bild 5



Potential [kT/q]

Bild 4

Lengths in Microns



Concentration of Electrons [cm^{-3}]

Bild 6




Bild 7

Literaturangaben

- /1/ DE MARI A., SOLID-STATE-ELECTRONICS 11, 33, 1969
- /2/ GUMMEL H., IEEE ED-11, 455, 1964
- /3/ SELBERHERR S., NASECODE I proceedings, 27.-29.Juni 1979

Diese Arbeit wurde vom "Fond zur Förderung der wissenschaftlichen Forschung", Projekt No. 3358, unterstützt.