

MOS-Großintegration

H.W.Pötzl, S.Selberherr, A.Schütz

Abt. Physikalische Elektronik. Inst. für Allgemeine Elektrotechnik
und Elektronik der T.U. Wien

Der Vortrag gliedert sich in zwei Teile. Im ersten Teil wird ein Überblick über die Entwicklung und den Stand der MOS-Transistor (MOST) Technologie gegeben. Im zweiten Teil wird die numerische Simulation dieser Transistoren und die mit ihrer Hilfe erhaltenen Resultate diskutiert. Dabei liegt die Betonung auf den Kurzkanal-effekten, die durch die ständige Verkleinerung (Miniaturisierung) im Zuge des Fortschrittes der Schaltungsintegration wachsende Bedeutung gewinnen.

Obwohl das Grundprinzip der MOST bereits vor 50 Jahren patentiert wurde, ist dieses wichtige Bauelement nur 20 Jahre alt. Das lag an der Schwierigkeit passivierte Grenzflächen mit geringen Dichten von Oberflächenzuständen herzustellen. Prinzipiell schirmen nämlich umladbare Oberflächenzustände das Halbleiterinnere gegenüber einer äußeren Steuerelektrode ab.

Seit 1960 erfolgte eine stürmische Entwicklung, die durch die Moor'sche Regel beschrieben werden kann, daß sich die Zahl der Transistoren in den größten integrierten Schaltungen pro Jahr verdoppelt. Dabei entwickelte sich aus der einfachen "Hochvolt-p-Kanal" Technologie die heutige "Zweilagige-Siliziumgate-n-Kanal" Technologie. Daneben entstanden unter anderem die als VMOS und DMOS bekannten Sonderformen des MOST.

Diese Technologien werden am Beispiel der zugehörigen Speicherzellen erläutert. Andere eindrucksvolle Beispiele großer integrierter Schaltungen bieten die Mikroprozessoren.

Einen Engpaß für die weitere Entwicklung stellt zweifellos die Übertragung immer kleinerer Strukturen dar. Zwar kann man die durch die Wellenlänge des Lichtes gesetzten Grenzen durch Verwendung von Elektronenstrahlen oder Röntgenstrahlen umgehen. Jedoch kommt man derzeit auf eine viel zu kleine Zahl von belichteten Scheibenebenen pro Stunde ("kleiner Durchsatz"). Ob die Synchrotronstrahlung hier

Abhilfe schaffen kann bleibt abzuwarten. Die Fortschritte bei der Schaltungsintegration gehen zu einem wesentlichen Teil auf die Verkleinerung der Transistor-Abmessungen zurück. Dennard et al. (IEEE Jour. SSC-9, 1974, p.256) haben den Begriff des "Scaling" eingeführt. Ein MOST läßt sich gleichzeitig in allen seinen Dimensionen um einen bestimmten Skalierungsfaktor verkleinern, wenn man auch die Versorgungsspannungen und -ströme um den gleichen Faktor verkleinert und die Dotierung um diesen Faktor erhöht. Die Einschränkungen und Grenzen dieses Gesetzes werden ebenso wie die Effekte, die für sehr kleine Länge des Kanals auftreten, eingehend diskutiert. Es sind genau diese Effekte, die die Beschreibung des MOST mit den klassischen, analytischen Modellen, die auf der "gradual channel" Näherung beruhen, unbrauchbar machen. Somit bringt die Miniaturisierung im Zuge der Großintegration die Notwendigkeit mit sich, zweidimensionale numerische Simulation der Transistoren zu betreiben. Deshalb wird im zweiten Teil des Vortrages ein benutzerfreundliches Programmpaket mit dem Namen MINIMOS beschrieben, das diesen Zwecken dient. Die Van Roosbroek'schen Grundgleichungen der Halbleiterelektronik werden in solcher Weise gelöst, daß die Rechenzeit so kurz wie möglich gehalten werden kann. Das Programm erlaubt die Berechnung der Dotierungsprofile aus den Parametern des technologischen Prozesses. Ein neues Beweglichkeitsmodell wurde entwickelt, das bezüglich der Oberflächenstreuung nicht nur die elektrische Feldkomponente normal auf die Si-SiO₂ Grenzfläche, sondern auch den Abstand der Elektronenbahn von der Oberfläche berücksichtigt. Als Beispiele werden die Potential-, Trägerdichte - und Stromdichteverteilungen für drei MOST mit 1 µm Gate-Länge und unterschiedlichen Ionenimplantationen gerechnet und insbesondere der "punch through" Effekt untersucht. Die Unterdrückung der Kurzkanaleffekte durch Ionenimplantation läßt sich anhand der Strom-Spannungskennlinie im Bereich der Schwellspannung und darunter ("Subthreshold" Kennlinie) besonders deutlich demonstrieren.