Die Verwendung von Isolationsgräben zwischenden Transistoren in CMOS Prozessen ist eine gebräuchliche Methode zur lateralen Trennung der Bauelemente. Die Fertigung eines solchen Grabens umfaßt die Strukturgebung sowie die Dotierung des Grabenbodens zur Isolierung. Alle wesentlichen Schritte werden im folgenden durch Simulationen nachgebildet.