In diesem Kapitel wird die Leistungsfähigkeit von JANAP anhand von einigen ausgewählten Beispielen demonstriert.
Das Beispiel in Abschnitt 14.1 demonstriert die Lösung des ``Charge Conservation'' Problems, die durch den ``Complete Tableau'' Ansatz möglich wird. Die Schaltung in Abschnitt 14.2 zeigt die Möglichkeiten der Modellierung von Halbleiterbauelementen, die durch die Verfügbarkeit des Universalelements geboten werden, anhand einer Negationsschaltung mit MOS-Transistoren auf. Die Schaltungen in Abschnitt 14.3 und 14.4 dienen zum Vergleich der Simulationsergebnisse von JANAP mit dem bekannten Simulationsprogramm SPICE. Es wird jeweils eine analoge und eine digitale Schaltung verglichen. Diese Schaltungen verwenden die in SPICE implementierten Modelle für die Halbleiterbauelemente, die für JANAP im Rahmen der Diplomarbeit [100] adaptiert wurden. Die Modelle, formuliert in JANAP Eingabesprache, sind in Anhang E zusammengestellt. Das Beispiel in Abschnitt 14.5 ist die gleiche Schaltung wie in 14.4, jedoch mit einem vereinfachten Modell für das NAND-Gatter, das nur die Verzögerungszeit im NAND-Gatter modelliert. Eine Schaltung mit ``chaotischem'' Verhalten wird in Abschnitt 14.6 behandelt.