7.2.1.2 Deutung der Kurvenverläufe und Vergleich zwischen Messung und Schaltungssimulation



next up previous contents
Next: 7.2.2 DMOS-Transistor-Treiberschaltung mit -Begrenzung Up: 7.2.1 DMOS-Transistor-Ausgangspuffer mit Strombegrenzung Previous: 7.2.1.1 Funktion der Schaltung

7.2.1.2 Deutung der Kurvenverläufe und Vergleich zwischen Messung und Schaltungssimulation

 

  
Abbildung 7.16: Einschaltvorgang fuer und .

  
Abbildung 7.17: Numerisch simulierte Kapazitaetsverlaeufe fuer , und .

Abb. 7.16 zeigt den Vergleich der gemessenen und simulierten Kurvenverläufe für eine Lastspannung von und einen Lastwiderstand von . Zum Zeitpunkt wird der Spannungssprung an den Eingang angelegt. Die Drain-Source-Spannung beträgt . Die in Abb. 7.17 dargestellten, mit MINIMOS simulierten Kapazitätskurven für , und sollen helfen, die Verläufe von Drainstrom und Drainspannung bei diesem Einschaltvorgang zu verstehen.

Man erkennt, daß man sich für zwischen und der Einsatzspannung im Bereich der Verarmung der Grenzschicht Driftgebiet-Gateoxid befindet. In diesem Bereich ist die Eingangskapazität gering und beinahe konstant. Für die Erklärung der Kurvenverläufe eignet sich diese Schaltung wegen des konstanten Gateladestroms besonders. Diese Eingangskapazität wird nämlich mit diesem konstanten Strom aufgeladen, und da sich die Kapazität bis zur Einsatzspannung, wie erwähnt, nur wenig ändert, ergibt sich ein annähernd linearer Anstieg der Gatespannung bis zur Einsatzspannung (diese liegt bei der verwendeten DMOS-Technologie bei ca. ).

Ab diesem Zeitpunkt beginnt der Drainstrom zu fließen und die Drain-Source-Spannung zu sinken. Der gesamte Ladestrom für die Kapazitäten muß weiterhin aus dem konstanten Gatestrom des DMOS-Transistors gedeckt werden. Der Drainstrom ist aufgrund der rein ohmschen Last fest mit der Drain-Source-Spannung gekoppelt, die Änderung bzw. die Geschwindigkeit der Änderung der Drain- und der Gatespannung stellen sich entsprechend den mit den Spannungen sich ändernden Kapazitäten des DMOS-Transistors ein. Wesentlich geht natürlich auch der quasistatische Zusammenhang zwischen Drainstrom und Gate-Source- bzw. Drain-Source-Spannung ein. Durch die Kapazitäten des DMOS-Transistors fließende Verschiebungsströme bedingen aber Abweichungen von den quasistatischen Zusammenhängen. Der rasche Abfall der Drainspannung und der damit verbundene rasche Anstieg des Drainstroms sind durch die geringe Gate-Drain-Kapazität in diesem Bereich (über die Einsatzspannung hinaus für höhere Drainspannungen) bedingt. Die Gatespannung steigt in diesem Bereich nur langsam an. Dieses langsame Ansteigen ist durch die sich oberhalb der Schwellspannung wesentlich erhöhende Gate-Source-Kapazität bedingt und stellt sich gemäß dem spannungsabhängigen Verlauf der Kapazitäten so ein, daß die Randbedingungen (konstanter Gateladestrom, Drainspannung und Drainstrom) erfüllt sind.

Bei einer Drainspannung von ca. und einer Gatespannung von etwas weniger als kommt es zu einem Knick in den Kurvenverläufen. In diesem Punkt wird der Millereffekts wirksam, die Gate-Drain- und die Eingangskapazität steigen beinahe sprunghaft an, die Verringerung der Drainspannung verlangsamt sich um einen Faktor, der der Erhöhung der Eingangskapazität entspricht. Das Wirksamwerden der Millerkapazität läßt sich qualitativ gut in Abb. 7.17 nachvollziehen. Die Drainspannung fällt mit etwa konstanter Flanke ab, bis sie beinahe den durch den On-Widerstand des DMOS-Transistors bestimmten Wert erreicht.

Zu diesem Zeitpunkt beginnt die Gatespannung, wieder mit konstanter Flanke bis zu ihrem Maximalwert von zu steigen. Die Steigung wird durch die wieder konstante Eingangskapazität des DMOS-Transistors bestimmt, die, da die Drainspannung klein geworden ist, der Oxidkapazität entspricht und wesentlich höher als die Kapazität ist, die zu Beginn des Einschaltvorgangs (bis zum Erreichen der Schwellspannung) wirksam war. Durch das Aufladen des Gates auf sinkt durch Erhöhung der Kanalleitfähigkeit der On-Widerstand noch etwas. Der Drainstrom bleibt konstant, da der On-Widerstand für diesen großflächigen DMOS-Transistor wesentlich kleiner als der hier verwendete Lastwiderstand ist.

Im Vergleich zum gemessenen Kurvenverlauf ergibt sich in der Simulation nach Erreichen der Schwellspannung ein etwas zu langsames Fallen der Drainspannung (bzw. Steigen des Drainstroms), danach ein etwas steilerer Kurvenverlauf. Sowohl die Verzögerung bis zum Einsetzen der Drainspannungs- bzw. -stromänderung (und damit die Eingangskapazität für und ) als auch die Gesamtschaltzeit stimmen gut überein. Ebenso wird der On-Widerstand sehr gut modelliert. Das Verhältnis der Gate-Drain-Kapazität im Bereich der Verarmung der Grenzfläche Driftzone-Gateoxid und jenem Bereich, in dem die Millerkapazität zum Tragen kommt, ist nicht ganz richtig modelliert und führt zu den etwas unterschiedlichen Kurvenverläufen in Simulation und Messung.

  
Abbildung 7.18: Einschaltvorgang fuer und .

Abb. 7.18 zeigt den Einschaltvorgang für eine Lastspannung von und einen Lastwiderstand von . Der maximale Laststrom sollte etwas weniger als betragen. Die Stromregelung setzt aber aufgrund eines etwas höheren Alu-Widerstands als schon bei ca. ein. Die Funktion der Regelung ist in der Simulation auch an der sich zwischen und einstellenden Gatespannung gut erkennbar. In der Messung kommt es zu einem Überschwingen, welches auch in der Simulation (wenn auch nur sehr klein) erkennbar ist. Dies deutet darauf hin, daß der Phasenrand dieser Schaltung im Regelfall nicht sehr groß ist (Schwinggefahr). In der Simulation wurde hier ein Alu-Widerstand von eingesetzt, um den Maximalstrom auf zu begrenzen.



next up previous contents
Next: 7.2.2 DMOS-Transistor-Treiberschaltung mit -Begrenzung Up: 7.2.1 DMOS-Transistor-Ausgangspuffer mit Strombegrenzung Previous: 7.2.1.1 Funktion der Schaltung



Martin Stiftinger
Wed Oct 5 11:53:06 MET 1994