Die Ausführung des Gatekontakts zwischen zwei benachbarten DMOS-Zellen
beeinflußt wesentlich die Bauelementeigenschaften.
Beim hier verwendeten Design werden Gateoxid und -kontakt
über das Driftgebiet fortgeführt. Dies bedingt beim Anlegen einer
positiven Drain-Gate-Spannung die Ausbildung einer Akkumulationsschicht an
der Grenze Driftzone-Gateoxid. Diese Akkumulationsschicht
vergrößert die Eingangskapazität des DMOS-Transistors aufgrund ihres
großen Anteils an der Gesamtfläche der DMOS-Zelle erheblich. Dies führt
zu größeren Schaltzeiten.
Dem sind zwei Vorteile entgegenzuhalten. Erstens wirkt die Gateelektrode im
Vorwärts-Blockierfall wie eine Feldplatte, die die an der Krümmung des
-bodies auftretenden Feldstärkespitzen mindert und somit die
Durchbruchspannung erhöht. Abb. 3.1 zeigt die Durchbruchspannung
über der Weite der Driftzone 
(Abstand der metallurgischen
-Übergänge zwischen zwei benachbarten DMOS-Zellen). Diesen numerischen
Berechnungen [120] liegt die Annahme zugrunde, daß die Strukturen am
Rand ,,ideal`` begrenzt sind, sodaß das Durchbruchverhalten lediglich
durch innere Zellen beeinflußt wird. Die Zunahme der Durchbruchspannung
mit sinkender Driftzonenweite für den Fall ,,ohne`` Gatekontaktüberlappung
erklärt sich daraus, daß eine minimale Überlappung zur Ausbildung eines
durchgehenden Kanals immer vorhanden sein muß, und der Anteil der
überlappten Driftzonenweite somit steigt. Alle möglichen Variationen mit
teilweise überlappendem Gatekontakt bzw. (teilweise) überlappendem
Gatekontakt über verdicktem Oxid bewegen sich zwischen diesen beiden
Kurven. Ebenfalls eingezeichnet sind die Kurven für truncated
V-groove (U-groove) DMOS (UMOS)-Transistoren. ist hier
definiert als Breite des U-Grabens an seiner tiefsten (und damit schmalsten)
Stelle. Man sieht die schon im Abschnitt 2.1.3 beschriebene
geringere Durchbruchspannung.
Abbildung 3.1: Durchbruchspannung über der Weite der
Driftzone.
Der zweite wesentliche Vorteil der Gateüberlappung des Driftgebiets mit
kleiner Oxiddicke liegt in der Ausbildung der bereits erwähnten
Akkumulationsschicht an der Grenzfläche zwischen Driftzone und Oxid beim
Anlegen einer positiven Drain-Gate-Spannung.
Diese führt dazu, daß sich der Strom am drainseitigen Ende des Kanals
lateral gleichmäßiger über das Driftgebiet an der Grenzfläche verteilt
und somit der On-Widerstand reduziert wird. In Abb. 3.2 wird der
spezifische On-Widerstand eines DMOS-Transistors mit über das Driftgebiet
fortgeführtem Gateoxid (
Dicke) und -kontakt mit einem Design
verglichen, in dem das Gateoxid (ebenfalls Dicke) über
dem Driftgebiet auf 
verdickt ist.
Abbildung 3.2: Spezifischer On-Widerstand über der
Weite der Driftzone für verschiedene Oxiddicken über der Driftzone nach
[36].