Da keine detaillierten Daten über die Dotierung des DMOS-Transistor zur
Verfügung standen, wurde
das Dotierungsprofil analytisch durch Gaußfunktionen und ellipsenförmige
Rotation für die Modellierung der lateralen Unterdiffusion angenähert. Es
wurden die 
-Implantation zur besseren Kontaktierung des Kanalgebiets
und der buried layer berücksichtigt. Abb. 5.1 zeigt eine
Quasi-3D-Darstellung des verwendeten Dotierungsprofils, Abb. 5.2 eine
Draufsicht. Die beiden (halben) Sourcekontakte, der über dem
Driftgebiet durchgehende Gatekontakt und der Drainkontakt sind ebenfalls
angedeutet. Die Länge des Sourcekontakts ist sehr kurz gehalten (kürzer
als dies für eine planare Sourcekontaktgeometrie mit vertretbarem Aufwand
realisierbar wäre, siehe auch Abschnitt 3.1.4). Dies
stellt eine Annäherung an eine nichtplanare Sourcekontaktausführung dar,
die allerdings mit MINIMOS nicht simuliert werden kann, da die Simulation
von DMOS-Transistoren auf planare Strukturen beschränkt ist.
Abbildung 5.1: Verwendetes Dotierungsprofil (Quasi-3D).
Abbildung 5.2: Verwendetes Dotierungsprofil (2D) mit
-Übergängen.
Die Länge des Gatekontakts beträgt 
, die Zellweite 
,
die effektive Kanallänge 
, die Maximaldotierung im Kanal 
. Die Minimaldotierung im Kanal entspricht der
Dotierungskonzentration im Driftgebiet und beträgt 
. Das Driftgebiet ist an der Grenze zum Gateoxid (Dicke 
)
etwa 
weit, seine Tiefe (bis zum Beginn des buried layers)
beträgt etwas weniger als 
. Als Kanalweite wurde 
angenommen, die errechneten integralen Größen (wie z.B. Ströme) können
also pro 
Weite aufgefaßt werden. Die Berechnung der Kanalweite
für quadratische Zellen ist in Abschnitt 6.7.1.1 gezeigt.