6.7.1 Die Skalierbarkeit



next up previous contents
Next: 6.7.1.1 Die Skalierung des Up: 6.7 Erweiterungen zum DMOS-Transistor Previous: 6.7 Erweiterungen zum DMOS-Transistor

6.7.1 Die Skalierbarkeit

 

Wie bereits erwähnt, ist einer der Hauptvorteile des vertikalen Konzepts des DMOS-Transistors die Möglichkeit, den Drainstrom bzw. den On-Widerstand durch Parallelschaltung von DMOS-Zellen beinahe beliebig variieren zu können. Die verwendete Einzelzelle und der Zellenabstand sind zuvor optimiert worden. Ein Kompaktmodell für einen DMOS-Transistor ist nur dann wirklich einsetzbar, wenn dieses Modell mit denselben Modellparametern für verschiedene Zellenzahlen verwendet werden kann, da in der Praxis durchaus verschiedene Zellenzahlen innerhalb einer Schaltung eingesetzt werden. Zumindest ein zusätzlicher Modellparameter ist dafür notwendig, der die Zellenzahl des DMOS-Transistors beschreibt. Die Einzelmodelle des subcircuits sind entsprechend dieser Zellenzahl so zu skalieren, daß die übrigen Modellparameter unabhängig von der Zellenzahl festgehalten werden können.

Diese Skalierung soll nun wie der Rest des Modells physikalisch motiviert sein. Das läuft selbstverständlich auf die Berechnung der für das Einzelmodell im subcircuit relevanten Gesamtabmessungen bzw. der relevanten Gesamtfläche hinaus. Da nun alle Modelle im subcircuit physikalisch basiert sind und die spezielle DMOS-Geometrie berücksichtigen (alle Modelle enthalten die für sie wesentlichen charakteristischen DMOS-Abmessungen als Modellparameter), ist es relativ einfach, das oben vorgestellte DMOS-Modell auf verschiedene Zellenzahl skalierbar zu machen.

  
Abbildung 6.14: Tannenbaumstruktur der DMOS-Zellen.

Ausgangspunkt ist die im untersuchten Fall gewählte Anordnung der DMOS-Zellen. Abb. 6.14 zeigt die für vertikale DMOS-Transistoren typische Anordnung in Tannenbaumstruktur, die für große Zellenzahlen gewählt wird. Am linken unteren Eck von Abb. 6.14 wird der Sourcestrom gesammelt, am oberen rechten der Drainstrom. Um nun die Stromdichte für den Sourcestrom von Block zu Block bzw. die Stromdichte des Drainstroms von Block zu Block nicht stark anwachsen zu lassen, werden die Blöcke seitlich versetzt angeordnet.

  
Abbildung 6.15: Anordnung der DMOS-Zellen in einem Block.

Innerhalb eines Blocks sind die Zellen rechteckig angeordnet (siehe Abb. 6.15). Es ergeben sich damit drei charakteristische Parameter für die Skalierung des Modells: , und .





next up previous contents
Next: 6.7.1.1 Die Skalierung des Up: 6.7 Erweiterungen zum DMOS-Transistor Previous: 6.7 Erweiterungen zum DMOS-Transistor



Martin Stiftinger
Wed Oct 5 11:53:06 MET 1994